無料ブログはココログ

« 技術的保護回避には罰則規 | Main | やほーは金がないらしい。 »

March 19, 2012

成膜Au膜

結局応物学会には行けませんでしたorz

【応物学会プレビュー】はんだをスパッタで成膜しAu膜を不要に、アルバックがパワー半導体などに向けて開発

アルバックは、Si基板上に作製するパワー半導体などにおいて、従来は蒸着法や印刷法を用いてきた「はんだ成膜工程」をスパッタリングで実現する技術を開発した(リリース)。この手法では、各種デバイスの電極膜として使うAu膜を、スパッタリングで成膜したはんだ層に置き換えられる。このため、膜材料コストを「従来比で50%以下に低減できる」(アルバック)という。

 Si基板上に形成した各種デバイスの裏面電極には、大きく二つの役割がある。Si基板とのオーミック・コンタクトを取ることと、放熱基板にはんだペーストで接合する際の濡れ性を確保することである。これらを実現するために、通常は(1)Alやシリサイドによるオーミック・コンタクト層、(2)Tiバリヤーメタル、(3)Ni膜、(4)Au膜、という4層構造を取る。ここでNi膜は、はんだとの合金を得るための接合膜として用いる。Au膜は電極表面の酸化を防ぐとともに、はんだの濡れ性を高める役割を担う。はんだ成膜は通常、デバイス製造が完了した後に、デバイスを大気下に取り出してから蒸着法や印刷法で行う。

Alvac

半導体製造装置は、事務所時代よく扱いましたから、懐かしい感じがします。

Au膜の重要性は、よく認識していませんでしたが。

2009088323【0002】
半導体デバイスのアルミニウム製電極パッドに接続される配線層の構成材料として、金又は金合金が用いられる場合が多い。この場合、金とアルミニウムが互いに反応して脆い金アルミニウム合金からなる高抵抗相が形成される。その合金相の発生を防止するため、従来、アルミニウム電極と金配線層の間にこれらの反応を抑制するバリア膜を介在させている。バリア膜を構成する材料には、例えば、チタン又は窒化チタン膜が用いられている。
【0003】
図4は、半導体基板(チップ)41上に形成された電極の概略構成を示している。電極膜42は、下から、Al膜43、バリア膜44およびAu膜45の3層構造を有している。バリア膜44は、チタン(Ti)又は窒化チタン(TiN)で構成されている。半導体の電極形成には一般に、スパッタカソード(ターゲット)と基板(ステージ)との間における2極放電スパッタ法が用いられる(非特許文献1参照)。しかし、化合物半導体の分野では、デバイス製造工程におけるプラズマによるデバイスへのダメージの問題を回避するために、電極形成に蒸着法が用いられている。

接合層として大事なようですね。φ(..)メモメモ

液晶表示装置を精度向上に役立つようです。

来年こそは学会に参加してみたいです。人気blogランキング・自然科学にぷちっとな。【押す】
≪コメントは応接室にお願いします。≫

« 技術的保護回避には罰則規 | Main | やほーは金がないらしい。 »

「自然科学・工学」カテゴリの記事

TrackBack

TrackBack URL for this entry:
http://app.cocolog-nifty.com/t/trackback/61116/54260202

Listed below are links to weblogs that reference 成膜Au膜:

« 技術的保護回避には罰則規 | Main | やほーは金がないらしい。 »

サイト内検索
ココログ最強検索 by 暴想

更新情報

May 2017
Sun Mon Tue Wed Thu Fri Sat
  1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 29 30 31